Пятница, 18.08.2017, 19:23
Вы вошли как Гость | Группа "Гости"Приветствую Вас Гость | RSS
Главная | Модуль цифрового осцилографа - Страница 3 - Форум | Мой профиль | Регистрация | Выход | Вход
Обитель RC-инженера
Форма входа
[ Новые сообщения · Участники · Правила форума · Поиск · RSS ]
Страница 3 из 54«123455354»
Модератор форума: ВитГо 
Форум » Разработка электронных устройств » Разрабатываю ! » Модуль цифрового осцилографа (Пробуем свои силы в построении цифрового осциллографа)
Модуль цифрового осцилографа
ВитГоДата: Вторник, 18.09.2012, 20:31 | Сообщение # 31
Полковник
Группа: Администраторы
Сообщений: 2428
Репутация: 19
Статус: Offline
гм.. в терре тот который на 80 мгц стоит 271 рубль и 23 дня ожидания
в элитане 300 рублей

в принципе пойдет, главное чтобы корпус был паябельный

давай на реле делать сразу - все таки такт будет 75 мгц максимум


Виталий (аka ВитГо)
 
SergiДата: Вторник, 18.09.2012, 20:32 | Сообщение # 32
Майор
Группа: Проверенные
Сообщений: 444
Репутация: 9
Статус: Offline
На той плате стоит DRAM 133МГц с CAS 3. Я с DRAM не работал и какая частота получится?
 
ВитГоДата: Вторник, 18.09.2012, 20:38 | Сообщение # 33
Полковник
Группа: Администраторы
Сообщений: 2428
Репутация: 19
Статус: Offline
Кстати давай все таки делать единую конструкцию!
а то тяжко потом будет отлаживаться.. :-(

шина адреса общая - согласен !

коэффициент предделителя - это что ? для счета с меньшей частотой ?
я тоже об этом много думал - но реально ИМХО с нашим объемом памяти нет большого смысла - проще память потом анализировать скачками ... хотя с другой стороны - силами плис можно будет сделать делители 2 4 8 16 - но это отложим на потом

по поводу интерфейса плис-контроллер
смотри к чему я пришел
8 линий - двунаправленная шина данных
2 линии - адрес регистра плис для чтения записи
2 линии - wr и cs для управления процессами чтения записи

текущие регистры плис
00- младший байт адреса озу для чтения
01- средний байт адреса озу для чтения
02- старший байт адреса озу для чтения + 6 бит управления предделителем
03- байт управления оцифровкой - здесь предделитель, и можно что нить еще уместить

соответственно когда идет запись - то плис устанавливает соответствующий регистр, при записи в регистр 03 - происходит запуск однократного преобразования на весь объем памяти (тут же можно уместить какой канал запускать или оба - для твоего двухканальника)

когда идет чтение - то происходит выборка байта по адресу ОЗУ который был задан

таким образом интерфейс получается предельно простым и может быть реализован на любом микроконтроллере - тут мы с тобой имеем свободу: хоть авр, хоть стм, хоть пик !

соответственно наверное входные цепи, усилок, ацп, плис и память должны быть на одной плате с разъемом на 14-16 проводов...

что скажешь ?


Виталий (аka ВитГо)
 
SergiДата: Вторник, 18.09.2012, 20:39 | Сообщение # 34
Майор
Группа: Проверенные
Сообщений: 444
Репутация: 9
Статус: Offline
CPC1035 имеет проходную емкость 1 пФ,Выходную 25 пФ,размер 6/4 мм. Про реле надо посмотреть.
 
ВитГоДата: Вторник, 18.09.2012, 20:43 | Сообщение # 35
Полковник
Группа: Администраторы
Сообщений: 2428
Репутация: 19
Статус: Offline
Quote (Sergi)
На той плате стоит DRAM 133МГц с CAS 3. Я с DRAM не работал и какая частота получится?


ну там 16ти битная ШД - так что для одноканального думаю около 266 MSPS максимум (но тут упремся в реализацию на плис - там с каждым триггером частота падает), а для двухканального думаю реально 133 MSPS

я не хочу пока замахиваться на такие частоты.. у меня пока плис максимум может работать на 167 мгц (хотя сама микруха до 302 мгц) - нужно еще научиться писать конфигурации для плис чтобы они работали быстро...

да и 75 MSPS это не мало.. я обязательно буду делать стробоскопический сигнал - и тогда уже мне вряд ли понадобиться осциллограф с большей частотой дискретизации - в микроконтроллерах большие частоты не часто бывают


Виталий (аka ВитГо)
 
SergiДата: Вторник, 18.09.2012, 20:47 | Сообщение # 36
Майор
Группа: Проверенные
Сообщений: 444
Репутация: 9
Статус: Offline
Предделитель обязательно. Если максимальное время записи принять 10 сек,время одного такта 0.15мс при 65535 отсчетов(для RAM максимальная длительность wr 1 мс).
Предделитель должен делить от 2 до 18310 при 120,или 22888 при 150 МГц. Это 15 разрядов. А вот после него формировать сигналы wr,adc_en и проч.
И посмотреть диаграмму на максимальной и минимальной частоте.
Стробоскопический - это если вход более 75 МГц,так? А какая истенность данных будет на выходе АЦП? Может ерунда получиться, если во время преобразования сигнал резко меняется.


Сообщение отредактировал Sergi - Вторник, 18.09.2012, 20:52
 
ВитГоДата: Вторник, 18.09.2012, 20:57 | Сообщение # 37
Полковник
Группа: Администраторы
Сообщений: 2428
Репутация: 19
Статус: Offline
а зачем нам такое время записи (10 сек) ? !
это уже получается LA (логический анализатор), а не осциллограф..
у него и задачи другие...

P.s. по поводу предделителя есть идеи (Как раз в стиле плис :-) - и тут как раз не деление частоты такта будет, а просто задержка на определенное количество тактов..
причем гемор будет в том что с АЦП НУЖНО ВЫБИРАТЬ ДАННЫЕ ВСЕ РАВНО - иначе будет ошибка в преобразованиях - получается что выбирать нужно будет, а вот записывать нужно будет не каждое значение.. - в общем об этом я подумаю чуть позже (когда напишем основной интерфейс)

в общем замечания к интерфейсу который я привел здесь какие нить есть? (пока я не написал все до конца wink )


Виталий (аka ВитГо)
 
ВитГоДата: Вторник, 18.09.2012, 21:03 | Сообщение # 38
Полковник
Группа: Администраторы
Сообщений: 2428
Репутация: 19
Статус: Offline
Quote (Sergi)
Стробоскопический - это если вход более 75 МГц,так? А какая истенность данных будет на выходе АЦП? Может ерунда получиться, если во время преобразования сигнал резко меняется.


не обязательно больше 75 мгц..

там принцип грубо говоря одного замера на импульс входного сигнала

причем этот замер производиться с периодом чуть больше периода входного сигнала

поэтому мы можем например получить ДОСТОВЕРНУЮ картинку импульса с периодом 75 мгц, причем для этого мы проанализируем например 256 импульсов ! - таким образом мы ОДИН ИМПУЛЬС ПЕРИОДА 75 МГЦ ПОСТРОИМ ПО 256 точкам !!!! - такой точности в обычном запоминающем режиме мы сможем достичь только для сигналов с частотой:
75мгц/256=292 968 гц !

чувствуешь разницу?

самое сложное будет это расчет периода входного сигнала в режиме стробоскопа - для этого мне и нужно как можно больше памяти...

ну и обязательно буду делать режим автостробоскоп - чтобы если прошивка учуяла что сигнал периодический -то предлагалось построить импульс в режиме стробоскопа для большей его детализации..

теоретически в режиме стробоскопа можно анализировать и сигналы намного большей чем 75 мгц частоты - думаю тут как раз нужно смотреть параметры АЦП - какое время ему нужно для анализа входного сигнала (а не время командных импульсов) - если входная цепь АЦП способна брать сигнала большей чем 80 мгц частоты и просто интерфейс ограничивает АЦП в скорости выдачи результата - то стробоскоп возможен..
в конце концов - все цифровые осциллографы имеют режим стробоскопа - значит все таки это работает ! пусть даже с какими то допущениями и погрешностями (все равно это будет намного лучше чем оцифровка импульса по 1-2-3 выборкам - это даже не импульс будет а просто набор состояний с неопределенностью между ними)
. но я еще не занимался математическими прикидками какой именно частоты мы сможем достичь.. сначала нужно сделать железку...


Виталий (аka ВитГо)
 
ВитГоДата: Вторник, 18.09.2012, 21:14 | Сообщение # 39
Полковник
Группа: Администраторы
Сообщений: 2428
Репутация: 19
Статус: Offline
кстати, вот даташит на предложенный тобой ацп

мне интересно а о чем говорит строка: 475 MHz Analog Bandwidth ?

может быть это и есть максимальная частота входного сигнала который мы сможем оцифровать ?

понятно, что частотa последовательных выборок результата преобразования = 80 (100) МГЦ

но не является ли это строка даташита свидетельством что внутренности ADC анализируют входной сигнал именно с частотой 475 мгц ? то есть на одну нашу выборку результата, ADC проводит еще примерно 5 которые идут в никуда..

типа такого

Никуда - Никуда - Выдача - Никуда - Никуда - Никуда

значит смещая эту выборку 6 результатов по времени в режиме стробоскопа мы получим реальную картинку импульса с частотой около 475 мгц (в лучшем случае)

p.s. надо кого нить соображающего в ADC притащить сюда чтобы он прочитал все мои суперИдеи и раскритиковал или наоборот подтвердил гипотезу... cool


Виталий (аka ВитГо)
 
SergiДата: Вторник, 18.09.2012, 21:19 | Сообщение # 40
Майор
Группа: Проверенные
Сообщений: 444
Репутация: 9
Статус: Offline
Такой эффект и наблюдается в моем готовом приборе, иногда даже путаюсь в определении частоты. Приходится развертку крутить.
Вот на моей картинке из сообщения:
по сигналу 3х линий CHL выбираем с чего будем читать, тебе этого не нужно-1 канал всего
START - устанавливает триггер в плисине и та начинает формировать адрес , wr и т д
REDY - плисина отдает что дочитала до конца памяти( плисина отключает ацп)
потом адрес ячейки памяти на D0-D15
и по ADR_CLK фиксируем его на линиях адреса RAM
после этого выставляем сигнал RD и читаем с RAM в МК (ну здесь цикл сделать на сколько-то значений читать и с какого адреса начинать,сколько пропустить)
У тебя здесь еще будут доп сигналы верхний/нижний банк
Ну а перед этим всем надо выставить на D0-D15 коэфф предделителя и зафиксировать например FD_CLK (это до START)
А еще следить за уровнем для синхронизации(ох и навозился я с ним).
 
ВитГоДата: Вторник, 18.09.2012, 21:24 | Сообщение # 41
Полковник
Группа: Администраторы
Сообщений: 2428
Репутация: 19
Статус: Offline
Quote (Sergi)
Такой эффект и наблюдается в моем готовом приборе, иногда даже путаюсь в определении частоты. Приходится развертку крутить.


угу.. модуль определения периодического сигнала нужен обязательно !

по поводу CHL - это будет типа
Channel Start, 2 бита, по одному на канал, понятно.

по поводу верхнего\нижнего банка
просто можно читать из регистра 0 - и это будет младший байт, а из регистра 1 - старший байт

по поводу синхронизации - да, вот с этим нужно будет думать - программно его делать или аппаратно.. но это чуть позже


Виталий (аka ВитГо)
 
SergiДата: Вторник, 18.09.2012, 21:25 | Сообщение # 42
Майор
Группа: Проверенные
Сообщений: 444
Репутация: 9
Статус: Offline
В даташите указана полоса пропускания входного усилителя 475 по уровню 1. Там стоит 256 компараторов и вот их выход идет на схему шифрования 256->8. А там как раз задержки.

Сообщение отредактировал Sergi - Вторник, 18.09.2012, 21:26
 
ВитГоДата: Вторник, 18.09.2012, 21:27 | Сообщение # 43
Полковник
Группа: Администраторы
Сообщений: 2428
Репутация: 19
Статус: Offline
Quote (Sergi)
В даташите указана полоса пропускания входного усилителя 475 по уровню 1. Там стоит 256 компараторов и вот их выход идет на схему шифрования 256->8. А там как раз задержки.

то есть все таки компараторы могут работать на частоте 475 мгц и задержка именно на шифраторе ?

тогда тем более стробоскоп будет работать!!!
это как раз тот случай что я рассматривал - когда внешние цепи имеют значительное быстродействие, и проблема именно в выводе результата на шину..


Виталий (аka ВитГо)
 
SergiДата: Вторник, 18.09.2012, 21:31 | Сообщение # 44
Майор
Группа: Проверенные
Сообщений: 444
Репутация: 9
Статус: Offline
Программная синхра теряет 6 тактов частоты- на меге при 16МГц потеряется .375мС сигнала.
В железе надо делать 2 компаратора по 8 бит-наверно дохрена ячеек уйдет
Опять же надо сигналы давать на запись уровня сравнения +2 линии


Сообщение отредактировал Sergi - Вторник, 18.09.2012, 21:32
 
ВитГоДата: Вторник, 18.09.2012, 21:33 | Сообщение # 45
Полковник
Группа: Администраторы
Сообщений: 2428
Репутация: 19
Статус: Offline
посмотрел картинку

у тебя получается от контроллера до модуля больше 20 линий..
16 только шина данных !!

ты точно хочешь так много ? biggrin

или делаем по моему (12 линий)
функционал с предделителем сделаем (должно хватить линий), старт отдельных каналов сделаем (тоже должно хватить)

p.s. нужно определяться с интерфейсом, потому что как только я правлю конфигурацию плис - изменяется максимальная скорость... не хочеться несколько раз возвращаться к одному и тому же потом :-( или что еще хуже - писать две разные конфигурации плис под одно- и двух- канальный вариант :-( - это двойная работа по написанию и двойная по отладке :-(


Виталий (аka ВитГо)
 
Форум » Разработка электронных устройств » Разрабатываю ! » Модуль цифрового осцилографа (Пробуем свои силы в построении цифрового осциллографа)
Страница 3 из 54«123455354»
Поиск:


Copyright MyCorp © 2017
Сделать бесплатный сайт с uCoz