| uwrtey | Дата: Воскресенье, 27.11.2022, 00:34 | Сообщение # 1 |
 Генерал-майор
Группа: Администраторы
Сообщений: 3270
Статус: Offline
| Двунаправленный, 4-х канальный преобразователь логических уровней сигнала 5В - 3.3В
Конвертирует TTL сигнал для согласования между собой устройств с разным входными и выходными уровнями.
На практике радиолюбители часто сталкиваются с проблемой, когда на выходе микроконтроллера TTL сигнал 5В,
а датчик, модуль или I2C устройство работает только с уровнями 3,3В.
Этот преобразователь логических сигналов, также может согласовать уровни 2,8В - 1,8В.
Подключение:
HV1 - канал 1 для уровня 5В <=> LV1 - канал 1 для уровня 3,3В
HV2 - канал 2 для уровня 5В <=> LV2 - канал 2 для уровня 3,3В
HV3 - канал 3 для уровня 5В <=> LV3 - канал 3 для уровня 3,3В
HV4 - канал 4 для уровня 5В <=> LV4 - канал 4 для уровня 3,3В
HV - питание 5В
LV - питание 3,3В
http://www.gaw.ru/html.cgi/txt/publ/interface/97055.htm
не успеваю за своими мыслями......
|
| |
| |
| uwrtey | Дата: Воскресенье, 27.11.2022, 00:44 | Сообщение # 2 |
|
Генерал-майор
Группа: Администраторы
Сообщений: 3270
Статус: Offline
| На полевом транзисторе
Первая ситуация – DD2 передает сигнал, а DD1 принимает:
Когда на выходе DD2 установлен высокий уровень, то транзистор закрыт и вход DD1 с помощью резистора R1 подтянут к высокому уровню.
Когда на выходе DD2 установлен низкий уровень, то транзистор открыт и на входе DD1 низкий уровень.
Вторая ситуация – DD1 передает сигнал, DD2 принимает:
1) Когда на выходе DD1 установлен высокий уровень, то транзистор закрыт, а вход DD2 с помощью резистора R2 подтянут к высокому уровню.
2) Когда на выходе DD1 установлен низкий уровень, то через, встроенный в полевой транзистор, диод начинает течь ток и потенциал истока становится меньше потенциала затвора. Транзистор открывается (в обратном направлении), и вход DD2 оказывается притянут к низкому уровню.
примечание: я бы по другому объяснил тот случай, когда DD1 передает сигнал, DD2 принимает::
0*) Транзистор всегда закрыт, так как исток подтянут к высокому уровню из этого следует:
1*) Когда на выходе DD1 установлен высокий уровень ( транзистор все равно закрыт ), то вход DD2 с помощью резистора R2 подтянут к высокому уровню.
2*) Когда на выходе DD1 установлен низкий уровень, то через диод начинает течь ток и потенциал выхода DD2 становится равен потенциалу входа DD1 ( низкий уровень )
Используемый в схеме транзистор должен иметь пороговое напряжение затвора удовлетворяющее неравенству:
Vcc - Voh < Vt < Vcc – Vol
Где:
Vcc – напряжение питания DD2,
Voh - напряжение логической единицы на выходе DD2,
Vol – напряжение логического нуля на выходе DD2,
Vt – пороговое напряжение затвора.
В спецификации полевой транзистор этот параметр обозначается как Vgs(th) – Gate Threshold Voltage.
Для этой схемы подойдут N-канальные полевые транзисторы управляемые логическим уровнем.
Например, BSS138.
Минимальные значения R1 и R2 ограничены нагрузочными способностями выхода DD2 и падением напряжения на транзисторе.
Когда полевой транзистор открыт, через него и эти резисторы на вход микросхемы DD2 течет ток.
Максимальное значение R1 ограничено током утечки входа DD1.
Если выбрать слишком большой номинал, напряжение на входе DD1 может стать меньше уровня логической единицы.
не успеваю за своими мыслями......
|
| |
| |
| uwrtey | Дата: Воскресенье, 27.11.2022, 00:45 | Сообщение # 3 |
|
Генерал-майор
Группа: Администраторы
Сообщений: 3270
Статус: Offline
| 
не успеваю за своими мыслями......
|
| |
| |
